據(jù)《EE Times》目前掌握到的消息，Wave Computing的7nm開發(fā)計劃將采用博通(Broadcom Inc.)的ASIC芯片設計。Wave和Broadcom這兩家公司將采用臺積電(TSMC)的7nm制程技術，共同開發(fā)Wave的下一代數(shù)據(jù)流處理器(Dataflow Processing Unit;DPU)。

新的7nm DPU將由Broadcom方面提供，但時間表未定。據(jù)Wave執(zhí)行長Derek Meyer證實，這款7nm DPU將會“設計于我們自家的AI系統(tǒng)中。”他還補充說，“如果市場其他公司有此需求的話，也可以提供相同的芯片。”

Derek Meyer

市場研究公司Tirias Research首席分析師Kevin Krewell表示，“Wave希望能夠以此7nm設計在新創(chuàng)公司中脫穎而出。目前，大多數(shù)的新創(chuàng)公司都還不具備打造7nm組件的專業(yè)技術與能力。”他解釋說，Wave在Broadcom的協(xié)助下，使這一切成為可能。他指出，Broadcom“由于收購了LSI Logic，確實擁有更先進的ASIC電路設計經驗。”

Wave目前的DPU世代是基于16nm制程的設計 。

“在設計新型AI加速器的同業(yè)中，我們將率先獲得7nm實體IP——例如56Gbps和112Gbps SerDes，這可歸功于Broadcom的協(xié)助。”Meyer指出，Broadcom帶來了先進的設計平臺、量產技術以及經驗證可行的7nm IP，協(xié)助我們實現(xiàn)了這項7nm產品開發(fā)計劃。

Wave目前的DPU世代基于16nm制程節(jié)點，主要由Wave自家設計人員以及承包商的協(xié)助共同完成。至于7nm DPU，Meyer表示，“在Broadcom和Wave之間，我們已經擬定好[ASIC]設計前端和后端所需的技術和資源了，同時相應地制定了合作計劃。”

目前，這項7nm合作計劃已經展開并持續(xù)進行好幾個月了。Broadcom將負責7nm芯片的實體部份。盡管7nm設計非常復雜，但Meyer表示，“我相信Broadcom將第一次就推出合適的芯片。”然而，Wave并未透露其7nm DPU何時上市，也未對7nm DPU架構多加說明。

然而，Meyer解釋說，新的芯片將“以數(shù)據(jù)流架構為基礎”。它將會是第一款具有“64位(64-bit) MIPS多線程CPU”的DPU。Wave于今年6月收購了MIPS。

Meyer還指出，Wave的7nm芯片將在內存中搭載新功能，但他并未透露究竟增加了哪些新功能。

不過，Meyer表示，MIPS的多線程技術將在新一代DPU中發(fā)揮關鍵作用。透過Wave的數(shù)據(jù)流處理，“當我們?yōu)闄C器學習代理加載、卸除和重載數(shù)據(jù)時，硬件多線程架構將會十分有效率。”此外，MIPS的緩存一致性也會是Wave新DPU的另一項重要特性。他說，“因為我們的DPU是64-bit架構，所以只有在MIPS和DPU同時在64-bit地址空間中與相同內存通訊才有意義。”

針對Wave將在內存中增加的新功能，Krewell說，“Wave的現(xiàn)有芯片使用美光(Micron)的混合內存立方體(Hybrid Memory Cube;HMC)。而且我認為Wave未來的芯片將會轉向高帶寬內存(HBM)。”他并補充說：“HBM的未來發(fā)展藍圖更好。不斷變化的內存架構將會對整體系統(tǒng)架構造成影響。”

Moor Insights & Strategy資深分析師Karl Freund對此表示贊同。他說：“針對內存部份，我猜想他們將將會放棄混合內存立方體，而改采用高帶寬內存，因為這種方式更具有成本效益。”

Meyer在接受采訪時宣稱，新的7nm DPU可望提供較其現(xiàn)有芯片更高10倍的性能。

他說，“不要忘記，我們之前就已經將DPU架構中的頻率與芯片分開來了。”他指出，在主機間來回移動將會造成瓶頸，而在DPU中，嵌入式微控制器可以加載指令，減少傳統(tǒng)加速器浪費的功率和延遲。“我們可以有效發(fā)揮7nm芯片上的晶體管能力，以提高性能。”

不過，Krewell對此持保留看法。他說:“至于Wave是否可在性能方面實現(xiàn)10倍的進展，這畢竟是一個漫長的旅程，必須取決于如何測量機器學習的性能……以及Derek [Meyer]是在談訓練還是推論。”他還補充說，“推論方面發(fā)生了許多變化，也以較低精度(8-bit或更低)的算法進行部署。訓練的性能主要取決于內存架構。”不過，他也坦承，“我其實并不知道Wave所盤算的細節(jié)。”