AMD日前專門召開技術會議，首次披露了Zen CPU的架構設計，并公開展示同頻8核心16線程下可以戰(zhàn)平Intel Core i7-6900K。不過，當時關于架構只講了一些大概的情況，而今在Hot Chips 2016大會上，AMD又首次公布了Zen架構的諸多細節(jié)，詳細解釋了40％的提升是怎么來的。首先，所謂40％提升指的并非實際性能，而是每時鐘周期指令數(shù)(IPC)這一理論指標的變化，對比對象是當前的Excavator挖掘機架構。

　　AMD Zen架構細節(jié)全公開

　　AMD Zen架構細節(jié)全公開

　　AMD Zen架構細節(jié)全公開

這就是Zen架構在性能、能耗方面的一些具體改進，其中核心引擎改進包括：每核心支持兩個邏輯線程、分支誤預測改進、更好的分支預測、更大的操作緩存、更寬的微指令分派、更大的整數(shù)/浮點指令調度器、更大的回退、更大的回退/載入/存儲序列。

緩存系統(tǒng)有一級緩存寫回、更快的二級/三級緩存、更快的浮點單元載入、更好的一級/二級數(shù)據(jù)預取器、一級/二級緩存帶寬提升接近1倍、三級緩存總帶寬提升最多4倍。

為了降低功耗，Zen架構也是做了大量工作，全程采用低功耗設計理念，包括多層級時鐘門控、一級緩存寫回、更大操作緩存、堆棧引擎等等。

　　AMD Zen架構細節(jié)全公開

核心微架構細節(jié)：拾取四個x86指令、操作緩存指令、四個整數(shù)單元、兩個存儲/載入單元(支持72個亂序載入)、兩個浮點單元(128-bit FMAC)、4-way 64KB一級指令緩存、8-way 32KB一級數(shù)據(jù)緩存、8-way 512KB二級緩存、8MB共享三級緩存。

　　指令拾取部分

　　解碼部分

　　執(zhí)行部分

　　載入/存儲單元和二級緩存

　　浮點單元

　　緩存一致性

　　AMD Zen架構細節(jié)全公開

CPU Complex(CCX)：這個昨天解釋過了。Zen架構雖然每四個核心為一組，但這四個核心除了共享三級緩存之外沒有其他任何關聯(lián)，是彼此完全獨立的。

　　AMD Zen架構細節(jié)全公開

同步多線程(SMT)：所有指令僅支持單線程模式，前端隊列劃分優(yōu)先級，除微指令隊列、回退隊列、存儲隊列之外絕大部分模塊都是完全共享的。

　　AMD Zen架構細節(jié)全公開

新增指令集：ADX(擴展多精度算法)、RDSEED(補充RDRAND隨機數(shù)生成器)、SMAP(高級模式訪問攔截)、SHA1/SHA256(哈希加密算法)、CLFUSHOPT、XSAVEC/XSAVES/XRSTORS、CLZERO(清理緩存行)、PTE Coalecing(4K頁表合并為32K頁)，其中最后兩項是AMD Zen架構獨有的。

同時繼續(xù)支持所有標準指令集：AVX、AVX-2、BMI1/2、AES、RDRAND、SMEP。