物聯(lián)網(wǎng)時代EDA廠商的新使命——幫助IC設(shè)計者應(yīng)對芯片安全問題

從應(yīng)用軟件到嵌入式軟件再到操作系統(tǒng)甚至芯片，黑客在電子系統(tǒng)方面的滲透更加廣泛。特別是在物聯(lián)網(wǎng)的背景下，安全問題產(chǎn)生的威脅會急劇放大。

今年Mentor Graphics的技術(shù)大會上，該公司董事長兼CEO Walden C. Rhines(Wally)進(jìn)行了 《硅芯片安全：物聯(lián)網(wǎng)推動者》的主題演講，闡述了物聯(lián)網(wǎng)時代芯片安全的重要意義，以及EDA廠商所面臨的機(jī)遇與挑戰(zhàn)。

Wally談到，一直以來，操作系統(tǒng)或應(yīng)用級的病毒和惡意軟件是大家主要關(guān)心的問題，但事實上這些問題只會影響一部分用戶。相反，在底層芯片中，即使很小的更改或是性能破壞，都會導(dǎo)致災(zāi)難性的安全問題。

傳統(tǒng)的芯片廠商多通過產(chǎn)品固件或軟件執(zhí)行安全防護(hù)功能，而系統(tǒng)廠商則傾向于直接采用第三方的嵌入式軟件進(jìn)行防護(hù)。在未來的物聯(lián)網(wǎng)環(huán)境中，這樣的安全防護(hù)方式將會漏洞百出。特別是在系統(tǒng)單芯片、微控制器加大導(dǎo)入開放式IP的趨勢下，安全隱患可能一開始就存在于芯片底層了。“由于硬件的安全越來越成為信任問題的根源，未來EDA公司將會把更多的精力放在幫助用戶解決芯片安全的問題上，而這要求轉(zhuǎn)變在芯片設(shè)計和驗證過程中的思維模式。” Wally表示，“傳統(tǒng)的EDA角色是先設(shè)計，然后驗證芯片能否實現(xiàn)預(yù)期功能。而創(chuàng)建安全的硅芯片，就需要在驗證環(huán)節(jié)確保芯片不要做不期望的事情。”

在廣泛且復(fù)雜的硬件設(shè)計鏈中，SoC的設(shè)計復(fù)雜度在不斷提升。根據(jù)行業(yè)數(shù)據(jù)統(tǒng)計顯示，平均每顆SoC使用超過80個IP核，其中有70%以上的IP核是復(fù)用的，又有1/4的IP是外部開發(fā)的，這使得每一個IP都有可能暴露在黑客的視野范圍內(nèi)。其中，硬件木馬的檢測和預(yù)防，被Wally視為第一位的安全問題。在一個系統(tǒng)級方案的實現(xiàn)過程中，硬件是信任的基礎(chǔ)，而EDA工具是解決安全問題的核心。Wally認(rèn)為，要解決芯片級的網(wǎng)絡(luò)安全必須以EDA為核心，從三個設(shè)計層面著手：首先是芯片層面的旁路攻擊(Side-Channel Attacks)防護(hù)策略;其次是供應(yīng)鏈的安全管理機(jī)制;第三是芯片內(nèi)部邏輯單元的硬件木馬(Hardware Trojans)偵測能力。通過層層把關(guān)IP和邏輯安全，防止未經(jīng)驗證及授權(quán)的芯片流入市面，從而讓制造商全面掌握設(shè)計問題，確保物聯(lián)網(wǎng)應(yīng)用的安全。

Wally 表示，在新的發(fā)展趨勢下，傳統(tǒng)的軟件仿真已不能滿足新的發(fā)展要求，而硬件仿真可以有效率、有彈性地完成仿真、驗證工作，他用驗證3.0來形容當(dāng)今的時代，即軟硬件協(xié)同驗證的時代?；仡欜炞C技術(shù)的發(fā)展，驗證0.0時代是晶體管的時代，所有都是器件級的仿真;隨著器件性能的成倍提升，開始進(jìn)入1.0時代，網(wǎng)表級仿真是當(dāng)時的重點;而測試平臺的自動化程度一直在提升，驗證2.0時代也隨之到來，System Verilog成為主角;現(xiàn)在，一個完整的系統(tǒng)級方案是軟硬件兼具的，于是軟硬件協(xié)同設(shè)計幾乎成為所有設(shè)計者的必選。Wally強(qiáng)調(diào)，未來，EDA工具除了在先進(jìn)制程模擬、仿真模型驗證中扮演關(guān)鍵角色外，也將協(xié)助芯片廠商找出易受惡意攻擊的設(shè)計弱點，來實現(xiàn)芯片級網(wǎng)絡(luò)安全的可靠性。目前，許多涉及芯片安全的組織已經(jīng)由EDA廠商在牽頭運(yùn)作，將來可能會有設(shè)計流程、規(guī)則等方面的改變，而毫無疑問，一切都在向最有效率、最安全的方向行進(jìn)。