Intel 64層閃存率先商用10nm:晶體管密度暴增2.7倍

責(zé)任編輯:editor005

2017-09-27 17:33:51

摘自:快科技

Intel這幾年制造工藝的推進(jìn)緩慢頗受爭議,而為了證明自己的技術(shù)先進(jìn)性,Intel日前在北京公開展示了10nm工藝的CPU處理器、FPGA芯片,并宣稱同樣是10nm,自己要比對(duì)手領(lǐng)先一代,還透露了未來7nm、5nm、3nm工藝規(guī)劃。

Intel這幾年制造工藝的推進(jìn)緩慢頗受爭議,而為了證明自己的技術(shù)先進(jìn)性,Intel日前在北京公開展示了10nm工藝的CPU處理器、FPGA芯片,并宣稱同樣是10nm,自己要比對(duì)手領(lǐng)先一代,還透露了未來7nm、5nm、3nm工藝規(guī)劃。按照目前的消息,Cannon Lake將是Intel的第一款10nm工藝處理器,但在它之前,F(xiàn)alcon Mesa FPGA可編程芯片會(huì)更早使用10nm。

StorageReview-ARM-Intel-manufcturing.jpg

不過據(jù)最新報(bào)道,Intel 10nm的第一站,其實(shí)是NAND閃存,而且是64層堆疊的3D閃存。

至于為何在閃存上首先使用新工藝,很大可能是因?yàn)镹AND閃存結(jié)構(gòu)相對(duì)簡單,基本上就是海量同類晶體管堆積,相比之下CPU處理器就復(fù)雜多了,使用新工藝風(fēng)險(xiǎn)很大——這也是Intel 14nm、10nm屢屢推遲的一個(gè)因素。

目前還不清楚Intel 10nm閃存的具體情況,但肯定是首先用于數(shù)據(jù)中心市場,等成本下來了再推到消費(fèi)級(jí)領(lǐng)域。

按照Intel的說法,10nm工藝使用了FinFET(鰭式場效應(yīng)晶體管)、Hyper Scaling(超縮微)技術(shù),可將晶體管密度提升2.7倍,結(jié)果自然可以大大縮小芯片面積,對(duì)閃存來說當(dāng)然就能極大地提升容量。

鏈接已復(fù)制,快去分享吧

企業(yè)網(wǎng)版權(quán)所有?2010-2024 京ICP備09108050號(hào)-6京公網(wǎng)安備 11010502049343號(hào)