本周二，英特爾也搶了一回頭條，因為芯片巨頭邏輯技術(shù)部門副主席 Kaizad Mistry 宣布，他們已經(jīng)有能力在 1 平方毫米中塞下 1 億個晶體管，“絕對是行業(yè)歷史上史無前例的。”對，這也可以算是個“里程碑”式的進步。在同等面積內(nèi)塞入更多晶體管意味著電路設(shè)計能得到有效瘦身，不但能降低芯片制造成本，還意味著在同等體積上，芯片能獲得更多功能。

這條“里程碑”式的新聞?wù)Q生于英特爾首屆“技術(shù)與制造日”活動，在這次活動上，我們不但得以一窺芯片巨頭的芯片布局和封裝技術(shù)，還聽到了一個振奮人心的論斷——摩爾定律未死，至少對英特爾是這樣的。

“1 平方毫米中塞下 1 億個晶體管”只是個文藝的說法，用專業(yè)名詞來講，這就是我們早就耳聞無數(shù)次的 10nm。

什么？這也叫里程碑？搭載驍龍 835（10nm） 的Galaxy S8 都快上市了拜托。不過，英特爾還真不服氣，它認為現(xiàn)在友商口中的所謂 10nm 已經(jīng)是用過了美圖秀秀的磨皮版，掩蓋了柵極間距、晶體管密度等關(guān)鍵指標，自家 14nm 工藝足以媲美那些所謂的 10nm 了。

今年一月份在總結(jié)英特爾 10nm 芯片路線圖時，芯片巨頭還沒有公開晶體管的具體尺寸。不過本周，最終數(shù)據(jù)終于出爐了，英特爾的 10nm 節(jié)點將鰭片間距做到了 34nm，而最小金屬間距則做到了 36nm（這兩個數(shù)據(jù)在 14nm 節(jié)點時分別為 42nm 和 52nm）。

在這次活動上，Mark Bohr（工藝架構(gòu)與整合資深研究員）直接換了個打法，英特爾不想再和三星、臺積電玩“數(shù)字”游戲了，以后英特爾要用密度度量法來定義工藝節(jié)點。

如果采用這種標準來計算，英特爾最近幾年都是兩倍兩倍的提升晶體管密度。舉例來說，22nm 進化為 14nm 的時候，晶體管密度提升了 2.5 倍，14nm 進化為 10nm 時，密度則又提升了 2.7 倍。最重要的是，10nm 芯片在運算速度和功耗上有了較大進步（Bohr 更看重后者的表現(xiàn)）。

不過，英特爾這種度量方法到底能不能在整個業(yè)界推行現(xiàn)在還是個未知數(shù)。

EE Times 采訪了多位業(yè)內(nèi)人士，一位不具名的臺積電發(fā)言人表示：“英特爾怎么算的算數(shù)讓我有些暈。舉例來說，它們第一代 14nm Broadwell 芯片每平方毫米有 1840 萬個晶體管，但換了新的度量方式，晶體管怎么突然變成 3750 萬了？英特爾是在玩文字游戲吧？”

因此，英特爾口中的 1 億個晶體管還是可以挑出些刺的。不過，芯片巨頭依然強調(diào)每次技術(shù)節(jié)點升級就能讓同等面積下晶體管數(shù)量翻番的概念，英特爾將這種升級策略稱之為“超標度”。

英特爾的 Ruth Brain 表示，在 14nm 芯片上，公司開始使用名為自對準雙重曝光工藝（SADP）的技術(shù)。SADP 是多重成像技術(shù)的一種，通過該技術(shù)芯片就能繼續(xù)用 193nm 沉浸式光刻技術(shù)生產(chǎn)了。

Brain 認為其他公司的多重曝光技術(shù)更加簡單，光刻時會發(fā)生些許偏離。需要注意的是，這項技術(shù)的關(guān)鍵是光刻機在每次曝光時都找準同一地點，一旦出現(xiàn)偏差，芯片表現(xiàn)和良率都將受到影響，而 SADP 技術(shù)能回避這一問題。

在 10nm 芯片上，英特爾又用上了自對準四重曝光工藝（SAQP），未來該技術(shù)將繼續(xù)用在芯片巨頭的 7nm 芯片中。

當然，未來極紫外光刻技術(shù)（EUV）可能也會進入芯片制造領(lǐng)域，原本的 193nm 紫外光將縮小到 13.5nm。

在介紹新的技術(shù)突破時，工程師總喜歡輕描淡寫期間遇到的困難。“摩爾定律有趣的地方就在于它的實現(xiàn)看起來命中注定，但其中的艱難很難用言語來描述，想不斷突破必須有創(chuàng)新。”Mistry 說道。

Mistry 表示，眼下 FinFET 晶體管還是業(yè)內(nèi)標桿，但 2011 年可能就會過時。“在芯片行業(yè)，每前進一步都非常困難，但一旦做成了，就變成了理所當然，這就是摩爾定律的魔力。”