芯片制造商們?cè)?jīng)對(duì)于ARM研究員Greg Yeric堅(jiān)持遵循摩爾定律的想法加以嘲諷，因?yàn)檫@項(xiàng)工作既困難又充滿風(fēng)險(xiǎn)。然而，如今他們已經(jīng)開始對(duì)其加以研究。

ARM公司研究員的實(shí)踐經(jīng)驗(yàn)也對(duì)此給出了有力的佐證，工程師們一直在不遺余力地努力制作更小且速度更快的芯片。在本屆ARM技術(shù)展會(huì)的主題演講當(dāng)中，Yeric對(duì)未來幾年半導(dǎo)體方案表示樂觀，不過他亦坦率地提到了未來將出現(xiàn)的挑戰(zhàn)。

傳統(tǒng)成本削減方案的效果將逐漸降低，這是因?yàn)楹茈y再找到在降低功耗的同時(shí)提升性能的可行辦法，Yeric在他的演講中指出。工程師們需要著眼于更為廣泛的新型材料領(lǐng)域，同時(shí)以更為高效的方式處理并管理整條供應(yīng)鏈。

“我比很多人更有信心，我堅(jiān)信現(xiàn)有技術(shù)已經(jīng)足以將處理器制程壓縮至3納米，”Yeric曾在去年12月IEDM大會(huì)上談到摩爾定律時(shí)表示。“制作3納米芯片的選項(xiàng)很多，但還沒人能弄清其到底能否生效。”

總體而言，各家芯片制造商“相對(duì)自信能夠制造出5納米節(jié)點(diǎn)，目前的現(xiàn)有工具已經(jīng)有能力實(shí)現(xiàn)這樣的目標(biāo)，但3納米則更為激進(jìn)。”ARM公司芯片研究團(tuán)隊(duì)負(fù)責(zé)人Yeric指出，“我認(rèn)為未來的一大核心議題在于，我們到底是在物理設(shè)計(jì)層面做出突破，還是徹底顛覆整體架構(gòu)。”

目前這種對(duì)現(xiàn)有架構(gòu)絕望的情緒正不斷升溫。這位ARM研究員早在幾年前就發(fā)現(xiàn)，標(biāo)準(zhǔn)單元中存在很多未加利用的“死空間”。他提出，應(yīng)該通過在晶體管的源極/漏極層面上旋轉(zhuǎn)自對(duì)準(zhǔn)柵極以實(shí)現(xiàn)單元體積的削減。其目標(biāo)是在5納米單元中僅創(chuàng)建兩個(gè)FinFET與五條軌道，但其違反有源區(qū)設(shè)定的作法被部分芯片制造商評(píng)價(jià)為超出底線。

“我們之前并不需要對(duì)架構(gòu)作出什么發(fā)動(dòng)，但如今我們發(fā)現(xiàn)一切更為簡(jiǎn)單的答案都已經(jīng)被應(yīng)用于產(chǎn)品當(dāng)中”，這意味著5內(nèi)米制程將再無捷徑可行，Yeric表示，“可靠性工程師們可能正在痛苦掙扎，因?yàn)榭梢韵胂筮@樣的架構(gòu)變動(dòng)會(huì)帶來擁有怎樣規(guī)模與復(fù)雜性的難題。”

目前，工程師們正通過削減每個(gè)單元中的FinFET數(shù)量來縮小其體積。然而在5納米層級(jí)上，他們恐怕僅能夠?qū)⒁粋€(gè)FinFET晶體管旋轉(zhuǎn)在單一單元中，或者設(shè)計(jì)出一套全新納米級(jí)別開關(guān)。目前得到認(rèn)真考量的替代方案之一為垂直納米線。

Yeric表示，“這套方案對(duì)于制造商而言具備可行性，我們已經(jīng)將其引入了NAND閃存當(dāng)中，但在芯片設(shè)計(jì)領(lǐng)域還有很多難題需要解決——我們需要重新設(shè)計(jì)電源軌道，因此二者的難度并不一致。”

從長(zhǎng)遠(yuǎn)角度看，晶體管并不是問題。晶體管的設(shè)計(jì)思路還擁有充分的余量，Yeric指出，但真正的麻煩來自如何鋪設(shè)更為細(xì)小且負(fù)責(zé)連接各晶體管的線路。

　　Yeric提出了一種降低標(biāo)準(zhǔn)單元“死空間”的方法

最終，工程師們期待能夠轉(zhuǎn)向一種全新的納米技術(shù)。Yeric稱，等離子體激元將是一種非常有前途但“尚處于極早期發(fā)展隊(duì)友”的方案，其類似于“幾年前的石墨烯。”

自旋電子則是另一種較為廣泛的替代性研究成果，這一領(lǐng)域“擁有很多熱情的研究人員，但尚未解決的問題同樣很多，”他表示。“我還沒有看到任何證據(jù)能夠證明其速度較CMOS更快，但其能夠?qū)㈦妷盒枨笥煞档椭梁练?hellip;…我們確實(shí)需要一些能夠在更低電壓下實(shí)現(xiàn)開關(guān)的方案，”他補(bǔ)充道。

在時(shí)間更近的7到5納米節(jié)點(diǎn)層面，“我最擔(dān)心的是面對(duì)日益增長(zhǎng)的線路電阻，我們要如何獲得兩位數(shù)級(jí)別的性能提升，”Yeric表示。

“如果大家設(shè)計(jì)32納米制程，則通常不需要考慮電阻問題……（但現(xiàn)在）垂直電阻已經(jīng)開始影響到電力傳輸……而且將制程界限設(shè)定在了7納米，”他指出。

整體來說，“我們已經(jīng)很難像過去那樣實(shí)現(xiàn)25%的節(jié)點(diǎn)增量比例，”Yeric表示。如今的前沿設(shè)計(jì)方案發(fā)現(xiàn)，要讓材料排列得更緊密以降低芯片尺寸，其性能也會(huì)同時(shí)受到影響。“換言之，邁過拐點(diǎn)之后性能反而開始出現(xiàn)倒退，”他表示。

因此，工藝工程師們必須將精力從壓縮間距方面轉(zhuǎn)移開來。相反，他們已經(jīng)開始嘗試使用其它技術(shù)，例如減少晶體管中的翅片數(shù)量以增加排列密度。

如果遠(yuǎn)紫外線光刻技術(shù)尚未準(zhǔn)備好制造5納米芯片，工程師們將利用與某些金屬層加工相同的七步光刻法實(shí)現(xiàn)這一目標(biāo)，Yeric指出。部分代工廠已經(jīng)開始利用遠(yuǎn)紫外線對(duì)四步光刻晶片進(jìn)行切割，這種方法無需配合高通量級(jí)別的光刻金屬-1層即可實(shí)現(xiàn)，Yeric解釋稱。

與此同時(shí)，部分工具制造商正在實(shí)驗(yàn)以100納米精度實(shí)現(xiàn)晶片與晶片間的接合。該項(xiàng)技術(shù)能夠?qū)崿F(xiàn)新的芯片堆疊形式，甚至允許設(shè)計(jì)師在兩塊芯片之間進(jìn)行單元分割。然而，這套方案需要配合新型工具與新的EDA流程。

就本身而言，ARM公司正與科羅拉多州州立大學(xué)的研究人員合作，共同探討利用相關(guān)電子RAM替代SRAM緩存的可能性。Yeric表示，“目前存在著多種具有發(fā)展前景的內(nèi)存技術(shù)……其真正實(shí)現(xiàn)需要一些設(shè)計(jì)基準(zhǔn)類專業(yè)知識(shí)的幫助，而這正是我們的強(qiáng)項(xiàng)。不過目前其仍然處于早期發(fā)展階段。”