NVIDIA未來繪圖芯片架構(gòu),臺積電7nm仍是主要供貨商

責任編輯:zsheng

2018-08-28 17:08:35

摘自:technews

日前才正式發(fā)表新一代顯示適配器的繪圖芯片大廠輝達 (NVIDIA),日前又公告未來繪圖芯片的發(fā)展路線圖。 其中,針對再下一代的代號 Ampere 的顯示適配器,除了制程將升級到 7 奈米節(jié)點之外

日前才正式發(fā)表新一代顯示適配器的繪圖芯片大廠輝達 (NVIDIA),日前又公告未來繪圖芯片的發(fā)展路線圖。 其中,針對再下一代的代號 Ampere 的顯示適配器,除了制程將升級到 7 奈米節(jié)點之外,雖然性能還是未知數(shù),但是藉由 7 奈米制程技術(shù)將會把繪圖芯片的芯片核心面積大幅降低,從現(xiàn)在 754㎜2 的 GV102 或者 TU102 的核心面積,將降低到 440㎜2 左右的核心面積。

根據(jù)國外科技網(wǎng)站《3DCenter》日前的報導指出,在 NVIDIA 自 2016 年到 2020 年的繪圖芯片路線圖中,可以看出當前 Volta 及 Turing 的 12奈米制程芯片,以及未來的 Ampere 的 7 奈米制程芯片發(fā)展。 其中,在 12 奈米制程的 Volta 與 Turing 芯片中,目前主要有 3 種核心。 GV100 的核心面積高達 815㎜2。 而 GV102,也就是現(xiàn)在的 TU102 核心是 754㎜2。 至于 GV014,也就是才剛發(fā)表的 TU104 核心面積,估算是來到 500㎜2 左右。

而在這樣的核心架構(gòu)下,雖然 12 奈米制程節(jié)點的繪圖芯片架構(gòu)更適合高性能計算及 AI 運算,而且 Turing 架構(gòu)的芯片還加入了游戲用的光線追蹤功能。 但是,總體來說還是 Volta 的架構(gòu),芯片核心面積比 Pascal 大,成本也很高,對主流市場上的低階產(chǎn)品銷售不利。

因此,游戲玩家還是在等待下一代的 7 奈米制程 Ampere 芯片。 雖然,現(xiàn)在連影子都還沒看到。 不過,《3DCenter》網(wǎng)站根據(jù) 7 奈米制程的特點做了估算,使用新制程之后的繪圖芯片核心面積將會大幅降低,GA100 會降至 550㎜2 左右,GA102核心降至 440㎜2,GA104 核心更只有 290㎜2。 另外,在主流市場的 GA106 只有 190㎜2、GA107 則是 120㎜2,入門級的 GA108 核心只有 67㎜2。 因此,可說 7 奈米繪圖芯片核心面積較上一代下降了大概 30% 到 40%,這對降低成本以及制造難度都有其幫助。

另外,預計 NVIDIA 的 7 奈米制程繪圖芯片也將是臺積電代工。 而且根據(jù)臺積電的消息,與 16 奈米制程技術(shù)相比,臺積電的 7 奈米制程技術(shù)將提升 35% 的性能,降低 65% 的能耗。 同時晶體管密度是之前的三倍。 臺積電預計 2019 年初會推出內(nèi)含 EUV 技術(shù)的 7 奈米 + 制程技術(shù),晶體管密度將會再提升 20%,功耗降低 10%。 屆時也會把芯片的性能再提升,更適合用在高效能的圖形運算上。

鏈接已復制,快去分享吧

企業(yè)網(wǎng)版權(quán)所有?2010-2024 京ICP備09108050號-6京公網(wǎng)安備 11010502049343號