在上周英特爾召開的年度開發(fā)者信息技術峰會 IDF 2016 上，芯片巨頭英特爾披露了不少關于當前和未來工藝制程技術的信息，這些東西此前英特爾一直很少提及，或者盡可能少的透露。那么，本次大會究竟英特爾提到了哪些細節(jié)呢？

第二代 14 納米工藝

英特爾最近談論的話題是基于目前制造技術的“衍生科技（Derivative Technologies）”。所謂衍生技術，按照英特爾的解釋就是“性能得以提高，以及功能擴展變得越來越普遍”的技術。為此，英特爾發(fā)布了第一個基于衍生技術而來的技術：“14 +”，還可以稱之為“14nm+”或第二代 14 納米技術。

英特爾表示，該“衍生”技術在晶體管和金屬疊層增強的情況下，可以讓處理器起碼得到 12% 左右的性能提升。

很顯然，更完善的第二代 14nm 工藝將率先運用到英特爾即將推出的 Kaby Lake 微架構第七代酷睿處理器上。如果不出意外的話，2017 年發(fā)布的 14 納米服務器處理器，也將基于“14nm+” 工藝打造。

　　10 納米工藝同樣分三波產品

英特爾稱，未來發(fā)布的 10 納米工藝制程，也將根據衍生科技分迭代更新三次，分別為：“10”、“ 10+ ” 和“ 10++”，支持多種最為領先的產品。

這就意味著，2017 年下半年發(fā)布的 10 納米技術產品只是第一代，隨后還有延續(xù)兩代，主要伴隨著芯片底層架構的改進以及相關制程工藝的改進，而迎來適當的性能增強。

英特爾聲稱注重密度優(yōu)勢 而非趕工

英特爾談到了很多有關制造技術的競爭優(yōu)勢，特別是芯片單位密集的晶體管密度。在英特爾看來，在一個固定的芯片面積上，能夠塞進更多的晶體管，則意味著擁有更多的特性和功能，而不是一味的追求新一代工藝制程。

有意思的是，英特爾還諷刺了半導體行業(yè)的競爭對手臺積電和三星，指出晶體管柵極與柵極之間的間距指標不如自家，特別是即將推出的 10 納米制造技術上密度差距很大，相反英特爾則遙遙領先，晶體管鱗片間距做得最為緊密，而且鱗片更高、更薄，更易于提高晶體管的驅動電流和性能。

需要注意的是，英特爾的 10 納米要等到 2017 年年底，而競爭對手則在今年年底和明年年初。也就是說，英特爾的新工藝比競爭對手晚了超過至少半年左右的時間。雖然沒有人否認晶體管密度指標越出色越好，但英特爾不得不面對的事實在于，2018 年上半年臺積電就能過渡到 7 納米工藝制程。我們不清楚，更晚是否意味著某種競爭的劣勢。

當然，盡管臺積電聲稱，其 7 納米技術將會在性能和芯片面積方面優(yōu)于 10 納米，但未提到指定面積下的晶體管數量，所以是否縮小了與英特爾 10 納米技術的差距目前還不清楚。目前可以確定的是，英特爾的“10”、“ 10+ ” 和“ 10++”絕對不會在晶體管性能上妥協(xié)。

無論如何，英特爾還是那個英特爾，有實力讓任何質疑英特爾在晶體管性能優(yōu)勢競爭中落后的人都閉嘴，當臺積電和三星的工藝制程仍只能用于打造移動芯片的時候，英特爾的就已經實現了多樣化發(fā)展，可以在各個市場叱咤風云，無論是熟悉的服務器市場，還是傳統(tǒng) PC 行業(yè)，乃至未來的物聯網設備，英特爾似乎做了最充分的準備。